Les memcomputeurs constituent une nouvelle sorte de calculateurs électroniques qui pourraient selon leurs inventeurs, résoudre en quelques minutes des tâches qui demanderaient l’âge de l’univers pour être menées à bien par des calculateurs classiques ou par des calculateurs quantiques.
Les memcomputeurs cumulent dans de mêmes composants le stockage des données à traiter et l’exécution des calculs faits en utilisant ces données. Au contraire, aujourd’hui, les calculateurs classiques procèdent aux calculs sur un premier processeur et mémorisent les données résultant de ces calculs sur un autre processeur, ceci de façon répétitive jusqu’à l’exécution complète du programme. Il en résulte pour certaines opérations des temps jugés insupportables.
Les memcomputeurs utilisent pour ce faire un seul type de composant nommé mémoire computationnelle (computational memory). De plus ils peuvent travailler en parallèle. Le seul inconvénient de ces solutions est qu’elles ne sont pas généralistes. mais doivent être dédiées à des calculs spécifiques.
Les calculateurs analogiques peuvent faire de tels calculs, mais ils sont très sensibles aux pannes ou à d’infimes variations de voltage qui obligent à tout recommencer.
Les chercheurs de l’université de Californie qui ont imaginé les memcomputeurs pensent que tous les grands de l’informatique devront à l’avenir adopter de telles solutions s’ils veulent continuer à disposer de chips compétitifs. Si cela était le cas, ce serait une vraie révolution, notamment dans le cas des calculs complexes s’intéressant aux modèles d’univers.
Référence
[Submitted on 1 May 2023]
Hardware implementation of digital memcomputing on small-size FPGAs
Dyk Chung Nguyen, Yuan-Hang Zhang, Massimiliano Di Ventra, Yuriy V. Pershin
Memcomputing is a novel computing paradigm beyond the von-Neumann one. Its digital version is designed for the efficient solution of combinatorial optimization problems, which emerge in various fields of science and technology. Previously, the performance of digital memcomputing machines (DMMs) was demonstrated using software simulations of their ordinary differential equations. Here, we present the first hardware realization of a DMM algorithm on a low-cost FPGA board. In this demonstration, we have implemented a Boolean satisfiability problem solver. To optimize the use of hardware resources, the algorithm was partially parallelized. The scalability of the present implementation is explored and our FPGA-based results are compared to those obtained using a python code running on a traditional (von-Neumann) computer, showing one to two orders of magnitude speed-up in time to solution. This initial small-scale implementation is projected to state-of-the-art FPGA boards anticipating further advantages of the hardware realization of DMMs over their software emulation.
| Subjects: | |
| arXiv:2305.01061 | |
| (or arXiv:2305.01061v1 [cs.ET] for this version) | |
| https://doi.org/10.48550/arXiv.2305.01061 |
Europe Solidaire 